微处理器用作计算机的CPU，决定计算机的性能。它的更新换代意味着计算机的更新换代，它的革命也带来计算机领域的革命。
在微处理器领域80年代发生过一次RISC（精简指令系统计算）对CISC（复杂指令系统计算）结构的革命。导致了以客户机／服务器分散处理取代大型机集中处理的计算模式变化，引发了用个人机、工作站取代大型机的小机器化动向。它从根本上动摇了原有计算机产业的结构，使大型机不再唱主角，IBM也失去了昔日显赫的盟主地位。
现在微处理器领域又开始发生EPIC（显式并行指令计算）对RISC结构的革命，其实质是挖掘更多的并行性提高处理器的速度。虽然其后果一时还说不清楚，但其影响将是深刻的。
导致这场革命的是目前微处理器结构提高速度遇到障碍，而集成电路制造即将由0．25微米走向0．18微米，使一个芯片能集成2亿个晶体管（目前通常集成300万至500万个晶体管），因而有能力用各种功能单元来克服这一障碍。于是一种新的结构EPIC便应运而生。
目前，处理器基本上用两种方法提高速度。一是提高时钟频率，这种方法比较简单。通常随着制造微细化提高芯片集成度，时钟频率便可随之提高。二是使用流水线、超标量（多条流水线）等结构，利用并行执行多条指令来提高速度。但是这种方法效果不总是那么显著，其原因在于流水线的工作不总是饱满的。
为了使流水线工作饱满，现在采取三种措施：分支预测、风险执行、乱序执行。分支预测是在分支（转移）走向还未确定前，为了让流水线不空闲先预测其走向使其提前执行，因为预测可能出错，所以这种执行叫风险执行。一旦预测错了，必须冲洗执行错了的流水线，再进行正确的执行。为此就要付出损失时钟周期的代价。流水线越多，其上的工位越多，付出的代价也越大。乱序执行则是不拘泥于原来程序中的指令顺序，而是根据处理器中各类型运算单元的忙闲情况，改变原先指令执行顺序，使处理器饱满地工作。为此付出的代价是需要复杂的联锁电路和庞大的寄存器。
为了克服上述缺点，EPIC采取以下的措施：即利用ILP（指令层次并行性）和LIW／VLIW（长或极长指令字），使并行性变得清晰明确；用分支推断（predication）取代分支预测；进行风险装载；使用聪明的编译器。
IA—64（英特尔64位结构）是EPIC型结构，利用IA—64的第一个微处理器Merced（梅塞德）将于1999年下半年面世。据透露，它的性能将是现有处理器十倍以上，而三年后价格将降到和现有处理器差不多。由此可窥见EPIC影响的一斑。
据悉，英特尔将于2001年发表IA—64的第二个处理器，它的性能将是Merced的两倍。也许用不着到2004年，还会出现真正的第二代IA—64的微处理器。那时候，人们将能清楚地看到IA—64的真正威力，也就是EPIC的威力。
 |
